Xilinx lanza Versal HBM

Sep 26, 2023

No es ningún secreto que nos estamos ahogando en datos. Las aplicaciones y los algoritmos actuales requieren cantidades de datos casi incomprensibles, y eso significa que los requisitos de ancho de banda se están disparando más rápido de lo que pueden manejar las tecnologías de red y memoria. Incluso con los aceleradores más avanzados que podemos construir con nuestros FPGA, podemos ahogarnos tratando de poner y sacar datos del chip y encontrar lugares para almacenar información mientras la procesamos.

Aunque el ancho de banda de la memoria ha aumentado rápidamente, la demanda está creciendo más rápido. Impulsar zettabytes de información en todo el mundo ha puesto a prueba las tecnologías actuales hasta el punto de ruptura. Desplazar las tareas críticas para el rendimiento a las FPGA no ayuda si el sistema carece de ancho de banda de memoria.

Al mismo tiempo, cada vez más de esos datos deben protegerse, y cada vez que los datos se mueven a través de una interfaz, se vuelven vulnerables.

Lo que necesitamos es acercar la memoria al procesamiento.

Xilinx ha dado un gran paso hacia la localización de memoria con su nueva serie Versal HBM de dispositivos "ACAP" (pensamos en ellos como FPGA). HBM (o memoria de alto ancho de banda) está diseñado para sentarse en el mismo paquete con otros elementos de procesamiento, comunicándose a través de tecnología de empaque avanzada de interconexión de silicio apilado (SSI). Al mantener la memoria en el paquete, son posibles conexiones de ancho de banda mucho más alto, y evitar las interfaces de memoria fuera del chip reduce significativamente el consumo de energía y la latencia de la interfaz.

Esto está lejos del primer rodeo de Xilinx con SSI. La empresa fue pionera en los intercaladores de silicio con FPGA hace años, y este nuevo dispositivo se basa en SSI de cuarta generación. Al principio, SSI se usó principalmente para aumentar el rendimiento efectivo al empaquetar varios chipsets FPGA más pequeños en un solo paquete para construir un FPGA más grande. Pero hoy, SSI también se usa para hacer que el silicio de Xilinx sea más escalable y versátil. Para construir Versal HBM, por ejemplo, simplemente cambiaron un chiplet "Super Logic Region" (SLR) por una pila HBM2e de su dispositivo Versal Premium para construir Versal HBM. (Está bien, es un poco más complicado que eso, pero entiendes la idea).

En comparación con DDR5 externo, el paquete HBM ofrece 8 veces el ancho de banda con un 63 % menos de energía. Y eso es un gran problema. Estacionar una pila HBM dentro de su FPGA le brinda una bonanza de ancho de banda de memoria, al tiempo que ahorra su presupuesto de energía para el procesamiento.

Esta no es la primera vez que Xilinx coloca HBM en uno de sus dispositivos. Una versión de sus FPGA Virtex Ultrascale+ de la generación anterior incluía HBM en el paquete. Sin embargo, el nuevo Versal HBM lo supera en todos los ejes, con 1,8 veces el ancho de banda de la memoria (de 460 Gbps a 820 Gbps) con un 15 % menos de potencia y el doble de capacidad de memoria HBM (32 GB frente a 16 GB).

Sin embargo, Versal HBM tiene mucho más que ancho de banda de memoria. También han aumentado significativamente el tamaño de las tuberías SerDes para obtener datos dentro y fuera del dispositivo, duplicando el ancho de banda total a 5,6 Tb/s. El SerDes es escalable para una máxima flexibilidad de aplicación, con 32 Gbps NRZ para interfaces de 100 G con optimización de energía, 58 Gbps PAM4 para la rampa e implementación actual de 400 G, y súper deportivo PAM4 de 112 Gbps para el futuro desarrollo de red de 800 gigas en óptica de 100 G por carril.

Muchas interfaces estándar están prediseñadas y reforzadas para usted, incluidos 2,4 Tb/s de ancho de banda Ethernet escalable que ofrece múltiples velocidades: 400/200/100/50/40/25/10G con FEC, y múltiples estándares: FlexE, Flex-O, eCPRI, FCoE y OTN. La seguridad se puede realizar rápidamente con 1,2 Tb/s de rendimiento de cifrado de tasa de línea proporcionado por Crypto AES-GCM-256/128 masivo, MACsec, IPsec, que Xilinx afirma que es el "único motor criptográfico reforzado 400G del mundo en una plataforma adaptable".

Si PCIe es lo tuyo, Versal HBM incluye 1,5 Tb/s de ancho de banda de enlace PCIe agregado a través de PCIe Gen5 con DMA, CCIX y CXL (sí, jugando para cualquier equipo ahora). La interfaz PCIe tiene conectividad dedicada sobre la red programable en chip (NoC) a la memoria.

Por lo tanto, Versal HBM obviamente puede hacer un excelente trabajo al ingresar y extraer datos del chip y almacenarlos en la memoria mientras están allí. Pero, ¿qué pasa con la capacidad de hacer un trabajo real?

El nuevo dispositivo tiene un encabezado triple de capacidades para ejecutar y acelerar una amplia variedad de cargas de trabajo. Xilinx ahora se refiere a estos como "motores, y Versal HBM (al igual que sus otros dispositivos ACAP) incluye motores "Scalar", "Adaptable" y "DSP". En términos más convencionales, los motores "Scalar" son sistemas de procesamiento basados ​​en Arm. que consta de procesadores de aplicaciones Arm Cortex-A72 de doble núcleo y procesadores de tiempo real Arm Cortex-R5F de doble núcleo Los motores "adaptables" son principalmente lo que consideraríamos como tejido FPGA LUT (valor de 3,8 o 5,6 millones de celdas lógicas) , y los motores "DSP" constan de segmentos DSP de 7,4 K o 10,9 K. En conjunto, se trata de una cantidad impresionante de recursos informáticos para abordar los difíciles problemas de redes, centros de datos, pruebas y medidas, y aeroespacial y defensa: los mercados objetivo para Versal HBM.

Xilinx proporcionó un par de puntos de referencia. En el campo de la atención médica, en el motor de recomendaciones en tiempo real, algoritmo de similitud de coseno, predicciones de resultados clínicos, en las que afirman que Versal HBM puede manejar el doble del tamaño de la base de datos de pacientes del Virtex UltraScale+ de la generación anterior y el cuádruple del tamaño de un Intel de tercera generación. Procesador escalable x867 Xeon oro/platino. En cuanto a la velocidad, reclaman 100 veces la velocidad del Virtex y 200 veces la del x86.

El segundo punto de referencia es la detección de fraude en tiempo real (algoritmo de modularidad de Louvain) para detectar anomalías en el comportamiento/las transacciones. (Ya sabe, cuando la compañía de la tarjeta de crédito llama y le pregunta si acaba de comprar un Ferrari en la Isla de Pascua). En este ejemplo, reclaman la misma ventaja de capacidad de 2x y 4x (número de vértices) y una velocidad más modesta de 10x y 20x. ventaja sobre Virtex y x86 respectivamente.

Si las pilas de chips son más su estilo de referencia, Xilinx dice que Versal HBM incluye el equivalente a 14 dispositivos Virtex UltraScale, con el equivalente a 32 chips DDR5 de HBM.

Versal HBM vendrá en 2 tamaños básicos, pero con 3 porciones diferentes de HBM: 8, 16 o 32 GB. Puede comenzar con su diseño ahora con la serie Versal Premium (que es básicamente lo mismo que Versal HBM, pero sin HBM). La documentación está disponible ahora, las herramientas la segunda mitad de 2021 y los dispositivos comienzan a probar la segunda mitad de 2022.